簡單介紹室內LED屏的存儲器分配和總線調度

為了方便各模塊間的接口，有利於不同時鍾域的數據同步，室內全彩LED顯示屏係統的存儲器采用兩級存儲模式，即SDRAM作為主存儲器，而各模塊也有相應FIF0作為Cache。SDRAM具有容量大、帶寬高、價格便宜等優點;但是控製比較複雜，每次讀寫有多個控製和等待周期。因此為了提高效率，通常采用地址遞增的猝發讀寫方式，而不能像SRAM那樣隨時讀取任意地址的數據。

室內全彩LED顯示屏采用完全動態的內存分配機製，即每個模塊請求時，如果不是同一場數據，則可以分配到一塊新的內存，而一旦該內存的數據不再有效，則釋放這塊內存。這樣，每塊內存都有自己的屬性，標誌是使用中的內存，還是空閑內存，以及當前內存中的數據是否在等待被使用的隊列中，因此內存需要分成3塊。其中一塊存儲逐點校正參數，一塊存儲當前場數據，另一塊存儲上一場數據(即正在發送的數據)。這就要求在一個場同步周期內需要將數據發送完畢，而這一要求是完全可以達到的。

總線調度是本模塊的核心部分，需精準計算總線帶寬的占用情況，確定各部分FIF0的深度，以保證各個FIF0不會出現溢出或讀空的現象。

總線調度器需要調度3塊存儲器，還需要為每一個模塊維護一個偏移地址的首地址，以及一個偏移地址計數寄存器。為了便於計算偏移地址，用SDRAM物理上的兩行存儲一行的數據，而將多餘部分空餘。

總線調度器的仲裁算法為:逐點校正參數與校正後數據寫入SDRAM的優先級一樣，采用先來先得的方式占用總線，分別由各自FIF0的指針來觸發總線占用。一場數據寫入SDRAM完畢之後，開始發送。需要依次讀出第n、n+128、n+256行的數據給數據發送FIF0，等待數據發送單元啟動發送。